為什麼對稱的電路layout 抽不出相同的電容值? Calibre xRC, Calibre xACT 都有可能發生?

在foundry 提供的xRC / xACT rule deck 中, 會考慮所謂的in-die variation.

也就是IC製作過程會產生的導體層線寬因為spacing 變化而變化,

或是導體層因為金屬密度導致的厚度變化.

所以有可能相同的layout pattern 擺放在layout 上的不同位置,

抽出來的電阻 電容值會不相同.

在xRC / xACT 的rule  中, 將

 //#DEFINE XCAL_EXCL_INDIE

改成

#DEFINE XCAL_EXCL_INDIE

就是"關閉" in-die variation.

不過實際生產時,這個效應是會存在的.