使用 Calibre RVE 計算 xRC 抽出來的點對點電阻值 教學

前一陣子為了教學,做了RVE 的影片.

裡面有提到點對點電阻的計算.

有興趣的朋友 可以看一看.

https://www.youtube.com/watch?v=8UlSyvxnJfQ

留言

張貼留言

這個網誌中的熱門文章

xRC 如何處理在LVS rule 中宣告的VIRTUAL CONNECT?

圖片
 如果在LVS rule 中有宣告VIRTUAL CONNECT, 例如: VIRTUAL CONNECT NAME VDD 而且layout 裡真的有virtual connect 的情況發生時. 可以使用 PEX NETLIST VIRTUAL CONNECT YES 如下圖, xRC 就會新增一顆0.01 Ohm 的電阻(紅色那一顆) 在兩個寄生電阻網路之間. 你也可以透過"PEX NETLIST UNSHORT DEVICE PINS" 來改變這顆電阻的電阻值.
閱讀完整內容

為什麼xRC抽出來的netlist , cfmom的PLUS 與 MINUS 會對調? 是否有解決的方法?

 Designer 發現xRC 抽出來的Netlist, cfmom的pin腳順序錯了. 例如: CDL : XC8 EVIN IN VDD cfmom nr=8 lr=10u w= l= xRC 抽出來的netlist xXC8 N_IN_XC8_plus N_EVIN_XC8_minus N_VDD_XC8_bulk cfmom .... 這個問題的源頭是在LVS定義 電容時 PLUS 與MINUS這兩隻pin腳使用同一個layer. 導致LVS 比對時,Calibre會永遠認為PLUS 與MINUS 可以互換. 所以 xRC 寫出來的netlist cfmom的pin 腳順序會與source netlist 不同. 小編曾經嘗試各種NETLIST 相關的Option 例如: PEX NETLIST ... SOURCEBASED 或是PEX NETLIST ... SCHEMATICONLY 或是 PEX PIN ORDER SOURCE ..等等等, 都無法解決這個問題. 目前為止唯一的解法 還是要改Calibre LVS 的DEVICE 定義, 將PLUS / MINUS pin 腳 使用不同的layer. 最快的方式是搭配layout 加一層marker layer. 修改LVS rule deck.  聽起來有點麻煩,不過可以從另外一個角度來看: 這樣的修改 保障了CAD 的工作權, CAD 又多了一件工作無法被AI 取代了, 哈哈哈!  
閱讀完整內容