發表文章

目前顯示的是 8月, 2023的文章

為什麼對稱的電路layout 抽不出相同的電容值? Calibre xRC, Calibre xACT 都有可能發生?

在foundry 提供的xRC / xACT rule deck 中, 會考慮所謂的in-die variation. 也就是IC製作過程會產生的導體層線寬因為spacing 變化而變化, 或是導體層因為金屬密度導致的厚度變化. 所以有可能相同的layout pattern 擺放在layout 上的不同位置, 抽出來的電阻 電容值會不相同. 在xRC / xACT 的rule  中, 將  //#DEFINE XCAL_EXCL_INDIE 改成 #DEFINE XCAL_EXCL_INDIE 就是"關閉" in-die variation. 不過實際生產時,這個效應是會存在的.

xRC 如何處理在LVS rule 中宣告的VIRTUAL CONNECT?

圖片
 如果在LVS rule 中有宣告VIRTUAL CONNECT, 例如: VIRTUAL CONNECT NAME VDD 而且layout 裡真的有virtual connect 的情況發生時. 可以使用 PEX NETLIST VIRTUAL CONNECT YES 如下圖, xRC 就會新增一顆0.01 Ohm 的電阻(紅色那一顆) 在兩個寄生電阻網路之間. 你也可以透過"PEX NETLIST UNSHORT DEVICE PINS" 來改變這顆電阻的電阻值.