LAYOUT 上打的TEXT與xRC/xACT抽寄生電阻的關係 (TEXT LOCATION VS PARASITIC RESISTANCE)

 xRC/xACT 會依據Layout上打的TEXT 與元件的pin腳決定電流路徑並計算寄生電阻.

1. 如下圖 紅色部分就是會計算寄生電阻的路徑:

2. 如果我們把TEXT打在另一端, 則xRC會計算另一條路徑的寄生電阻:

3. 如果TEXT打在兩端, 則xRC會計算兩條路徑的寄生電阻:

 

這個時候xRC寫出來的netlist, 如果是HSPICE/SPECTRE 格式, 會寫出兩個 A 點. 這在模擬的時候,電路模擬軟體會視這兩點為短路.

如果是DSPF 格式,預設只會寫出一點(只出現一個 *|P A X 0.0). 需要在PEX NETLIST command 後面加上 MULTITXTPORT 這個選項(會出現 *|P(A X 0.0)與 *|P (A_1 X 0.0) . 第二點會加上 _1, 跟寫出HSPICE/SPECTRE格式時不同.

留言

張貼留言

這個網誌中的熱門文章

xRC 或 xACT 如何設定,避免元件本身的寄生電容被抽到, 也就是 double count?

圖片
 通常Foundry出廠的 Rule Deck, 元件本身的寄生效應, xRC 或 xACT 是不會抽進去的. Rule deck 本身會做IGNORE CAPACITANCE 或是Foundry 透過 PEX IGNORE CAPACITANCE 指令來做ignore. 不過有時候 還是會遇到需要手動來設定.  例如: 1. LVS rule 中的DEVICE 描述 DEVICE MN(N) NGATE NGATE(G) NSD(S) NSD(D) PWL(B) 2. 透過 PEX IGNORE CAPACITANCE DEVICE  PEX IGNORE CAPACITANCE DEVICE INTRINSIC NGATE NSD NGATE a) INSTINSIC 代表對地的電容也要ignore 掉 b) NGATE NSD  是這個device 的Pin Layer c) 最後面的 NGATE 代表 marker layer, 有跟marker layer 碰到或重疊的pin layer 之間的寄生電容,會被濾除掉 ~~~
閱讀完整內容

為什麼對稱的電路layout 抽不出相同的電容值? Calibre xRC, Calibre xACT 都有可能發生?

在foundry 提供的xRC / xACT rule deck 中, 會考慮所謂的in-die variation. 也就是IC製作過程會產生的導體層線寬因為spacing 變化而變化, 或是導體層因為金屬密度導致的厚度變化. 所以有可能相同的layout pattern 擺放在layout 上的不同位置, 抽出來的電阻 電容值會不相同. 在xRC / xACT 的rule  中, 將  //#DEFINE XCAL_EXCL_INDIE 改成 #DEFINE XCAL_EXCL_INDIE 就是"關閉" in-die variation. 不過實際生產時,這個效應是會存在的.
閱讀完整內容